한국재난안전뉴스 정유진 기자 |

SK하이닉스가 국내외 대학 연구진과 함께 차세대 AI 인프라의 핵심 기술로 꼽히는 ‘CPO(Co-Packaged Optics)’의 발전 방향을 담은 논문을 세계적 학술지 네이처 일렉트로닉스에 게재했다.

이번 논문에는 SK하이닉스 홍승훈 팀장(AI Infra)과 버지니아대학교(UVA) 이규상 교수가 교신 저자로 이름을 올렸다. 일리노이대 어바나-샴페인(UIUC), 난양공대(NTU), MIT, 연세대 연구진도 함께 참여했다.

생성형 AI가 확산되면서 HBM은 AI 가속기 내부의 메모리 병목을 풀어내며 성능 향상을 이끌어 왔다. 그러나 수천 개의 GPU와 HBM이 얽힌 초대형 클러스터가 등장하자, 시스템 간 데이터 이동 속도가 새로운 걸림돌로 떠올랐다.

연산 성능이 2년마다 약 3배씩 늘어나는 동안 인터커넥트 대역폭은 1.4배 증가하는 데 그치면서 이른바 ‘대역폭 장벽’이 갈수록 뚜렷해지고 있다. 거리가 멀어질수록 신호 손실과 전력 소모가 커지는 기존 구리 기반 전기 연결로는 이 문제를 풀기 어렵다는 게 연구진의 진단이다.

이규상 교수는 연산칩 성능이 아무리 좋아져도 칩 사이 데이터 이동 능력이 뒷받침되지 않으면 시스템 전체 성능은 정체될 수밖에 없다고 지적했다. 구리 배선의 물리적 한계를 넘어서기 위해선 빛으로 데이터를 전달하는 방식이 가장 현실적인 대안이라고 설명했다.

논문이 해법으로 제시한 CPO는 광 송수신기를 프로세서와 같은 패키지 안에 넣어, 칩과 칩 사이 데이터를 긴 전기 배선 대신 빛으로 주고받도록 하는 기술이다.

짧은 거리에서는 구리 배선도 효율적이지만, 전송 거리와 속도가 늘어날수록 신호 보정 회로 탓에 전력 소모와 지연 시간이 함께 커진다. CPO는 광 엔진을 패키지 내부로 끌어들여 전기 신호 이동 구간을 최소화한다.

이를 통해 칩 단위를 넘어 랙과 포드 단위로 통신 범위를 넓히면서도, 높은 대역폭과 에너지 효율을 함께 확보할 수 있다는 설명이다.

연구진은 논문에서 차세대 AI 인프라가 갖춰야 할 구체적인 기술 목표치도 제시했다. 노드당 100Tb/s 이상의 대역폭, 1pJ/bit 미만의 에너지 소비, 10ns 미만의 칩 간 지연시간 등이다. 아울러 2D 패키징에서 2.5D 인터포저, 3D 이종 집적으로 이어지는 기술 발전 경로와 상용화 과제까지 정리해 하나의 로드맵으로 완성했다.

논문은 CPO 기술이 앞으로 메모리 인터페이스로까지 확장될 것으로 내다봤다. 광 인터포저를 통해 메모리와 프로세서를 직접 연결하는 ‘옵틱스 중심’ 아키텍처가 그 방향이다.

이 구조가 구현되면 여러 가속기가 하나의 거대한 메모리 풀을 함께 활용할 수 있어, 시스템 차원의 데이터 이동을 훨씬 유연하게 설계할 수 있다는 것이다.

이규상 교수는 광 인터커넥트가 AI 인프라의 핵심 연결 기술로 자리 잡을 가능성이 크며, 관련 기술이 이미 실험실 단계를 지나 산업화 초기에 들어섰다고 평가했다.

다만 저전력 광소자 집적, 일관성 프로토콜, 신뢰성 확보 등 풀어야 할 과제가 많다고 덧붙였다. 결국 메모리 소자와 컨트롤러, 광소자, 패키지를 하나의 시스템으로 함께 설계하는 것이 핵심이며, 이 지점에서 SK하이닉스와의 협력이 갖는 의미가 크다고 강조했다.

홍승훈 팀장은 학계의 전문성과 산업계의 현장 경험이 만나 AI 인프라의 미래 방향을 함께 제시했다는 데 의의가 있다고 말했다. 앞으로도 고객과 산업 생태계에 실질적인 가치를 제공하는 개방형 협력을 계속 넓혀가겠다고 밝혔다.